СФ-Блок H.265(HEVC) CABAC Decoder предназначен для выполнения операций контекстно-адаптивного двоичного арифметического декодирования. СФ-Блок может быть использован как сопроцессор для ускорения видео декодирования либо как составная часть видео кодека HEVC в FPGA или ASIC.
В докладе рассматриваются существующие решения высокопроизводительных видеокодеков, способных сжимать и передавать с максимально возможным качеством видеоизображения по сети или радиоканалу. В докладе представляется высокоэффективная и компактная аппаратная реализация кодека h264/AVC для встраиваемых систем, предназначенная для кодирования видео в режиме реального времени с низкой задержкой. Во время выступления планируется демонстрация кодека на плате разработчика на базе FPGA XC7Z020.
Доклад будет интересен всем, кто связан с разработкой цифровых устройств в области цифрового видео. С программой конференции можно ознакомиться на сайте организатора.
Готова для ознакомления и заказа реализация компактного, высокопроизводительного H.264 енкодера с низкой задержкой. Low latency AVC Encoder IP Core свободно имплементируется в FPGA семейства Zynq7000. Демонстрация продукта готова для запуска на отладочных платах, совместимых с PYNQ. По вопросам приобретения обращайтесь к Sales.
Система сбора данных предназначена для проверки работоспособности специализированных матричных интегральных схем MIC1024 и гибридных сенсорных узлов на их основе. Разработанная система позволяет отслеживать производительность чипа MIC1024 после каждого технологического этапа создания гибридной сенсорной сборки. Проверка работоспособности выполняется как на микрочипах, состоящих из пластин диаметром 150 мм, с использованием ручной зондовой станции MPI TS150, так и на микрочипах, установленных на печатной плате. Технические характеристики доступны здесь.
Разработана подсистема сбора данных для многоканальных систем ультразвукового неразрушающего контроля (NDT). Технические характеристики подсистемы более подробно.
Вся устаревшая электроника детекторов эксперимента ATLAS будет заменена во второй фазе апгрейда Малого Мюонного Кольца (NSW). Микросхема VMM является одним из ключевых элементов обновленной электроники NSW.
VMM аналого цифровая 64-х канальная микросхема. Параметры аналоговых блоков VMM могут значительно отличаться от канала к каналу. Это станет причиной ошибки в регистрации события в детекторе. Для повышения достоверности измерений необходимо оценить разброс параметров каждого канала и выполнить калибровку всех каналов (вычислить корректирующие коеффициенты).
Также необходимо выполнить функциональное тестирование каждого из всех 50-ти тысяч VMM и сортировку перед установкой их на печетные платы.
Стенд VMM Tester разработан для поканального тестирования микросхемы VMM. Стенд обеспечивает электрическое соединение выводов микросхемы без пайки, подключение внешнего генератора тестовых сигналов ко всем аналоговым входам VMM, передачу данных для последующего анализа по интерфейсам USB 3.0 и Ethernet (SFP +).
Устройство захвата данных USB 3.0 (HDAccess 3) завершено и доступно для заказа. Аппаратное обеспечение предназначено для захвата различных типов цифровых потоков данных и их передачи через интерфейс USB 3.0. Оно выполнено в виде платы-носителя FMC (FPGA Mezzanine Card) с низким числом выводов (LPC) и оснащено интерфейсами USB 3.0 и SFP (Small Form-factor Pluggable). Захваченные данные передаются через FMC, а распознавание, синхронизация и захват данных выполняются на FPGA. Это позволяет настроить устройство для захвата данных в любом опубликованном или проприетарном формате.
Устройство поддерживает подключение любых FMC-модулей, совместимых со стандартом VITA 57 (FMC LPC). Поддерживаемые интерфейсы включают:
СФ-блок UpScaler — компактная, высокопроизводительная реализация новых алгоритмов масштабирования изображения. Это СФ-блок увеличивает вертикальное и горизонтальное разрешение изображения с любыми коэффициентами масштабирования и предназначено для использования в видеовыходе на устройство отображения.